Structure-Centric LLM Framework for High-Level Synthesis
개인기초연구(과기정통부)(R&D) · 우수연구-핵심연구(기본연구A)
2026년
2710114249
과학기술정보통신부
한국연구재단
인하대학교
최영규
4명
2026.09.01 ~ 2027.08.31
2026.09.01 ~ 2027.08.31
4,503만원
4,503만원
기초연구
대학
인천광역시 남구
전기/전자 > 반도체 소자·회로 > 설계 Tool
- 본 연구과제의 최종 목표는 자연어 설명 또는 소프트웨어 커널을 입력으로 받아, 하드웨어 친화적인 코드 구조를 자동으로 도출하고 FPGA HLS 구현에 적합한 형태로 재구성하는 대형언어모델 기반 설계 프레임워크를 개발하는 것이다. 기존의 대형언어모델 기반 HLS 연구는 비합성 요소를 제거하는 리팩터링이나 pragma를 조정하는 설계공간탐색에 집중되어 있어, ...
- 본 연구는 소프트웨어 커널 또는 자연어 설명을 출발점으로 하여, 구조 후보 도출 및 재구성 계획 수립, 하드웨어 친화적 코드 재구성, 검증 및 평가의 세 단계로 구성된 파이프라인을 구현한다. 각 단계는 독립적인 대형언어모델 에이전트로 구성하여 전문성과 효율성을 높이며, 단계 간 정보가 체계적으로 전달되도록 설계한다.- 첫 번째 단계는 구조 후보 도출 및 재구성 ...
... 하드웨어 가속기 개발에 수반되는 설계 시간과 수작업 부담을 줄여 설계 비용 절감에 기여할 수 있다. AI 가속기 및 엣지 컴퓨팅 수요가 급증하는 현 시점에서, 하드웨어 전문 지식이 부족한 소프트웨어 개발자도 고성능 가속기를 설계할 수 있도록 진입 장벽을 낮추는 역할을 하며, 나아가 시스템 반도체 분야의 설계 인력 부족 문제 완화에도 기여할 수 있다. 또한 구조 후보 도출과 코드 재구성 ...