Development of Multi-Protocol and Multi-Link High-Speed Interface PHY Supporting Multi-Rate
반도체첨단산업기술개발 · 시스템반도체기술개발
2026년
2410016508
산업통상부
한국산업기술기획평가원
주식회사 램쉽
고재간
25명
2026.01.01 ~ 2026.12.31
2024.04.01 ~ 2026.12.31
12.7억원
17.8억원
개발연구
중소기업
경기도 성남시
전기/전자 > 반도체 소자·회로 > SoC
[최종 목표]두 개의 다른 다중 대역폭 범위(1-16, 1-32 Gbps)을 갖고, 3종 이상의 고속 인터페이스 규격을 지원하며(Multi-Protocol)1), 구성된 레인이 개별적으로 다른 프로토콜로 동시 동작을 지원하며(Multi-Link), IP 수요에 따라 PPA (Power, Performance, Area) 지표 최적화를 위해 단일 프로토콜만을...
1차년도 개발 내용)■ 목표 인터페이스 표준 분석 및 매크로 사양 정의● PCIe/USB/DP/HDMI PHY 요구 사양 분석● 단위 매크로 요구 사양 정의■ IP Top 구조 설정 및 매크로/모듈 구성 정의● 클럭 주파수 계획 및 클럭 분배 구조 설계■ IP 테스트 항목, 방법론 설정 및 모듈 인터페이스 정의■ Common Macro(바이어스/기준 클럭 ...
... [과학?기술적 측면] o 재구성 가능한 송수신회로 설계 기술 확보 o 광대역폭, 저지터 PLL 기술 성과 발표 [경제적?사회적 측면] o 국내 반도체 산업 기반 경쟁력 강화 o IP 라이센싱을 통한 수출 증대 및 수입 대체 효과 o 고용 창출 및 반도체 설계 인력 양성 [인프라 측면] o 고속 인터페이스 PHY IP 검증용 측정 소프트웨어