Establishment of Infrastructure for Process and Evaluation to Support Fine-Line Circuitry in Large-Area Packaging
산업혁신기반구축(R&D) · 산업혁신기반구축
2026년
2410019815
산업통상부
한국산업기술진흥원
한국공학대학교 산학협력단
김경민
14명
2026.07.01 ~ 2026.12.31
2026.07.01 ~ 2030.12.31
10억원
16.9억원
기타
대학
경기도 시흥시
전기/전자 > 반도체장비 > 달리 분류되지 않는 반도체장비
본 과제는 AI·HPC·Chiplet 확산에 대응하여, 500×500mm² 이상 대면적 패널 기반 L/S 1.5/1.5㎛ 이하 초미세 회로 공정과 정량평가를 통합한 실증 인프라를 구축하고, 이를 기반으로 국내 반도체 패키지 PCB 산업의 기술자립 및 글로벌 경쟁력 확보를 실현하는 것을 최종목표로 한다.
(1) 대면적 초미세 공정 인프라 구축 - 대면적 기판 미세회로 형성 노광기 구축 - 대면적 다층공정 대응 평탄화(CMP) 장비 연계 - 510 × 515 mm2급 패널 대응 공정라인 확보 - m-SAP 기반 초미세 패터닝 공정 고도화(2) L/S 1.5/1.5㎛ 이하 구현 기술 개발 - 대면적 기판에서 CD 균일도 확보 - 정렬정밀도 및 Overlay 오...
... - AI·HPC·Chiplet 대응 공급망 안정화② 경제적 효과 - 고부가 패키징 시장 선점 기반 마련 - 수혜기업 매출 증대 및 고급 기술인력 고용 창출 - 시험·평가·기술서비스 시장 확대③ 기술적 효과 - L/S 1.5㎛ 이하 안정화 기반 확보 - 공정 변동성 저감 및 품질 정량화 체계 확립 - 공정 중심 산업구조에서 공정?평가 통합 디지털 구조로 전환