Development of On-chip Vertical 3T DRAM Cell for Disaggregated Inference in LPU Applications
개인기초연구(과기정통부)(R&D) · 우수연구-핵심연구(기본연구B)
2026년
2710113029
과학기술정보통신부
한국연구재단
서울과학기술대학교산학협력단
심원보
7명
2026.09.01 ~ 2027.08.31
2026.09.01 ~ 2027.08.31
6,468만원
6,468만원
기초연구
대학
서울특별시 노원구
전기/전자 > 반도체 소자·회로 > Si 소자
ㅇ 분산 추론용 LPU 향 on-chip 수직형 3T DRAM 셀 구조 개발 및 최적화- 차세대 로직 트랜지스터인 CFET 공정에 호환되는 수직형 3T DRAM 셀 구조 개발- 2T DRAM 셀 대비 구조 변경만으로 retention time 15배 이상 개선- FFN 연산에 3T DRAM 기반 in-memory computing 적용 시 PPL 열화량 1...
ㅇ 수직형 3T DRAM 셀 구조 개발- 기존의 2T DRAM 셀은 write 트랜지스터의 누설 전류 혹은 capacitive coupling으로 인한 스토리지 노드의 전위 변화가 read 트랜지스터의 게이트 전압 변동으로 반영되어 read 전류에 극심한 변동성을 준다는 한계가 있음.- 이를 개선하기 위해 read path의 NMOS와 depletion m...
... 과제 결과물을 통한 3T DRAM 기반 제품 기술의 발달로, AI 반도체의 생산원가 감소 및 전력소비량 개선으로 AI 서비스의 경제성을 빠르게 높일 것으로 기대됨.- DRAM 소자 및 추론 시스템에 대한 융합적 기술 이해도를 가진 고급 인력을 양성함.ㅇ 사회적 측면- 초거대 AI 모델을 온칩 3T DRAM 기반 디바이스를 통해 저전력 및 실시간으로 활용함에 따라 인공지능 반도체 ...