Development of On-Chip Tiny-ML Residual Assist IP Platform for Nonlinear Residual Error Suppression in Mixed-Signal ICs
개인기초연구(과기정통부)(R&D) · 우수연구-핵심연구(기본연구A)
2026년
2710115014
과학기술정보통신부
한국연구재단
한동대학교산학협력단
김신웅
3명
2026.09.01 ~ 2027.08.31
2026.09.01 ~ 2031.08.31
4,526만원
4,526만원
기초연구
대학
경상북도 포항시
전기/전자 > 반도체 소자·회로 > 달리 분류되지 않는 반도체 소자·회로
공정 미세화로 심화되는 혼성 신호 회로(PLL, ADC)의 비선형 잔여 오차를 억제하는 경량 온칩 Tiny-ML Residual Assist IP 플랫폼을 개발하고 실리콘으로 실증하는 것이 최종 목표이다.기존 선형 보정 기법(LMS, 정적 LUT)은 PVT 변동 환경에서 동적으로 변하는 비선형 잔여 오차를 추적·제거하지 못해 시스템 성능의 병목으로 남는다. 본 ...
... 커플링을 반영한 DPLL 위상 도메인 Python 행동 모델을 구축하고 ML 학습용 Spur 데이터셋을 확보한다. FCW 기반 Goertzel 관측기를 Python→고정소수점→Verilog RTL ... 정의를 완료한다.2. Phase 2: VCO-based ADC 확장 및 Generic IP 플랫폼화 (4~5차년도)(1) 4차년도에는 Open-loop VCO-based ADC 비선형 행동 ...
1. 활용계획본 연구에서 확립한 '관측-추론-보정' IP 플랫폼은 PLL·VCO-based ADC 실증 이후 PMIC(스위칭 하모닉 상쇄), SerDes(Deterministic Spur·지터 ... 인터페이스 등으로 수평 확장이 가능하다. Phase 1 종료 시점(3차년도 말) 실측 정량 데이터를 근거로 팹리스 기업과 기술이전 협의를 선제 추진하며, 5차년도에 완성되는 Generic IP ...