Multi-Objective Reinforcement Learning-Based Integrated Floorplan-TSV-PDN Design for 3D IC Thermal Minimization
개인기초연구(과기정통부)(R&D) · 우수연구-핵심연구(기본연구A)
2026년
2710113988
과학기술정보통신부
한국연구재단
세종대학교산학협력단
현대준
4명
2026.09.01 ~ 2027.08.31
2026.09.01 ~ 2030.08.31
4,515만원
4,515만원
기초연구
대학
서울특별시 광진구
전기/전자 > 반도체 소자·회로 > 설계 Tool
▷ 최종 목표: Hierarchical Constrained MORL 기반 3D IC FP-TSV-PDN 최적화 프레임워크 개발 ● 최대 온도 40% 이상 감소, IR-drop 제약 조건 만족, 배선 복잡도 overflow와 배선 길이 동일 수준● 기존 방법들은 열, IR-drop, 성능 중 일부만을 고려하여 실제 산업에서의 사용이 부적합함. 본 연구에서는...
▷ Hierarchical Constrained MORL 기반 FP-TSV-PDN 최적화 프레임워크● Constrained MORL 필요성- 3D IC에서 FP, TSV, PDN은 열, IR-drop, 배선 길이/혼잡도에 동시에 영향을 미치므로 서로 강하게 coupled 되어 있음. 예를 들어, hot block을 heat sink 가까이로 이동하면 온도는...
... IC 설계 문제를 hierarchical constrained MORL 기반 공동최적화 문제로 정식화한 새로운 연구 프레임워크로 활용 가능함.● 제안 방법은 NoC 설계, chiplet 기반 시스템, 고급 packaging 등 복합 제약 설계 문제로 확장 가능한 일반화된 최적화 방법론으로 활용될 수 있음.▷ 오픈소스 기반 활용● 연구 성과를 오픈소스 SW 형태로 공개하여 다양한 3D ...