Development of Highly Flexible Functional Safety Processor IP for SDV
SDV대응가혹환경극복자동차반도체핵심IP원천기술개발(R&D) · SDV대응가혹환경극복자동차반도체핵심IP원천기술개발
2026년
2710110733
과학기술정보통신부
한국연구재단
한국전자기술연구원
이상설
5명
2026.07.01 ~ 2026.12.31
2026.07.01 ~ 2030.12.31
6.3억원
7.2억원
개발연구
기타
경기도 성남시
전기/전자 > 반도체 소자·회로 > SoC
ㅇ Safety-driven Configurable RISC-V CPU/AI 통합 프로세서 플랫폼 개발ㅇ RISC-V 기반 CPU/VPU/NPU 협업 구조 및 통합 개발환경 구축ㅇ SDV용 RISC-V/NPU 통합 SoC의 기능안전 확보를 위해 Test Coverage 95% 달성을 목표로 하는 저전력 BIST 회로, 저지연 오류정정부호 회로 및 Fault Injection ...
o 1차년도 : - RISC-V 검증 요구사항 분석 및 기본 검증환경 구축- RISC-V의 Safety Mechanism 요구사항 및 폴트 모드 분석- SDV용 AI workload 분석, CPU-NPU 역할 분담 및 경량 NPU 요구사항 정의- RISC-V 검증 요구사항 분석 및 기본 검증환경 구축- 기능안전 중요 블록, Fault Model 및 경로별 ...
... SDK, 통합 검증 환경(RTL/FPGA/SIL)을 오픈소스화하여 국내 기업의 RISC-V 도입 장벽을 낮추고 글로벌 커뮤니티를 통한 수출 경쟁력을 강화*AI 모델 경량화 및 실리콘 검증 데이터 활용 : VLM/VLA 경량화 레퍼런스 S/W와 14nm 공정 MPW 검증 데이터를 활용해 설계 리스크를 줄이고, 글로벌 OEM/Tier-1 대상 ASIC 수주를 위한 기술 제안 자료로 ...