Research on Fully Integrated Power Delivery Circuits for Mitigating Power Supply Induced Jitter in High Bandwidth Memory Systems
개인기초연구(과기정통부)(R&D) · 우수연구-핵심연구(기본연구A)
2026년
2710115059
과학기술정보통신부
한국연구재단
충북대학교
고석태
3명
2026.09.01 ~ 2027.08.31
2026.09.01 ~ 2030.08.31
4,422만원
4,422만원
기초연구
대학
충청북도 청주시
전기/전자 > 반도체 소자·회로 > 달리 분류되지 않는 반도체 소자·회로
[최종 목표: 메모리 시스템의 전력 유발 지터 개선]본 연구과제의 최종 목표는 차세대 고대역 메모리 시스템에서 발생하는 전력 유발 지터(Power Supply Induced Jitter, PSIJ)를 근본적으로 개선하기 위해 '완전 집적형 전력 전달 회로(Fully-Integrated Voltage Regulator, FIVR)'를 연구 및 개발하는 것임.생성형 ...
... LDO-Buck 하이브리드 구조의 멀티-페이즈(Multi-Phase) 아키텍처와 컨트롤러를 설계 및 사전 검증(Pre. Sim)[2~3차년도: 요소기술 연구 (메모리용 완전 집적형 전력 관리 시스템 개발)]On-Chip 인덕터를 결합한 완전 집적형 전력 관리 회로(FIVR)를 실제 칩으로 제작하고 검증하는 연구를 진행. 1차적으로 90~130nm BCD 공정을 통해 Multiphase-LDO ...
[활용계획 1: 메모리 특화 FIVR 원천 특허 선점 및 기술 종속 방지]현재 인텔 등 거대 시스템 반도체 기업들이 주도하고 있는 FIVR(완전 집적형 전력 관리) 기술을 국내 주력 산업인 메모리 반도체의 특수성에 맞추어 최적화. 이를 통해 메모리 분야에 특화된 독자적인 전력 관리 회로 아키텍처 및 구현 기술에 대한 원천 특허를 다수 선점하여, 향후 해외 선도 ...