Development of a Low-Voltage, High-Density, and Highly Reliable 3D Stacked Poly-Si based Capacitor-less 1T DRAM Array
민관공동투자반도체고급인력양성 · 민관공동투자반도체고급인력양성(R&D)
2026년
2410018409
산업통상부
한국산업기술기획평가원
서울대학교
정규원
34명
2026.04.01 ~ 2026.12.31
2026.04.01 ~ 2030.12.31
4.5억원
5.0억원
기초연구
대학
서울특별시 관악구
전기/전자 > 반도체 소자·회로 > Si 소자
... 메커니즘 규명o BTI 총체 모델 완성o 초광대역 및 광온도 범위에서 표준 평가법 정립o 실측 데이터 기반 단위 소자 모델 정합성 확보o 1차 제작된 소자(1단)의 측정 데이터를 반영한 수식 및 ... 수립o 설계·공정·운용 피드백 가능 형태로 패키징o 회로 성능 통합 평가 회로 시뮬레이션 플랫폼 완성o 3D stacked cap-less 1T DRAM용 sense amp 성능 고도화
[1단계 개발내용]ㅇ 3차원 적층형 1T-DRAM의 원천 기술 확보와 단위 셀 및 어레이의 동작 검증을 목표로, Single/Double-gate 및 Gateless 구조의 2차원/3차원 소자를 설계하고 제작하여 물리적 특성을 검증함. 이를 위해 다결정 실리콘 채널의 고품질 결정화를 위한 PEA 기술, 동작 효율 향상을 위한 BTBT 증대 층 및 강유전체(...
... On-Device AI 구동을 위한 대용량 메모리 수요를 충족하고 배터리 효율을 개선하는 저전력 모듈로 활용될 것임. 또한, 단순화된 셀 구조를 기반으로 3D 수직 적층을 용이하게 하여 데이터 센터와 AI 가속기의 대역폭 병목 현상을 해소하고 운용 비용을 절감하는 핵심 기술로 자리 잡을 것임. 본 연구는 Impact Ionization과 Band-to-Band Tunneling을 ...