A Research on the Design of Communication-Efficient Algorithms and Their Hardware Implementation Using Probabilistic Data Structures
개인기초연구(과기정통부)(R&D) · 우수연구-핵심연구(기본연구B)
2026년
2710113173
과학기술정보통신부
한국연구재단
이화여자대학교
임혜숙
3명
2026.09.01 ~ 2027.08.31
2026.09.01 ~ 2028.08.31
6,454만원
6,454만원
기초연구
대학
서울특별시 서대문구
정보/통신 > 정보이론 > 알고리즘
... 메모리 사용과 단순한 해시 기반 연산 구조를 활용하되, 거짓 양성이나 디코딩 실패와 같은 한계를 보완하기 위해 오류 제어 및 재동기화가 가능한 하이브리드 프로토콜까지 함께 개발한다. 나아가 소프트웨어 수준의 기법 제안에 머무르지 않고, 다중 해시 계산, 차집합 복원과 같은 병목 연산을 FPGA 기반 가속기로 구현하여 실시간 처리 가능성과 시스템 수준의 실용성을 검증한다. 궁극적으로는 성능과 ...
... 파라미터화 설계를 통해 재사용 가능한 하드웨어 자산으로 체계화한다. 연구는 다음과 같은 체계로 진행한다.- 1차년도에 응용 도메인별 문제 정의 및 요구사항 정립, 기본 알고리즘 설계 및 소프트웨어 프로토타입 구현, 하이브리드 프로토콜 및 오류 제어 구조를 설계한다. - 2차년도에 도메인별 알고리즘 고도화 및 핵심 기법 도출, FPGA 기반 하드웨어 구조 설계 및 구현, 통합 검증 ...
본 연구를 통해 창출될 연구개발성과는 확률적 자료구조(PDS)를 단순한 이론적 기법이 아니라 통신 효율 향상을 위한 실질적 설계 기술로 정립하고, 이를 알고리즘·프로토콜·하드웨어 구현 수준까지 일관되게 확장한다는 점에 핵심 의의가 있다. 연구 책임자는 미국 벨랩 본사와 시스코 시스템즈 등에서 통신 및 통신망 관련 핵심 기능의 ASIC 설계를 경험한 바 있...