Development of AI combinatorial optimization Software for macro placement to accelerate physical design time and optimize timing in system semiconductor chips
창업성장기술개발(R&D) · 창업성장기술개발사업(디딤돌)
2026년
2420026744
중소벤처기업부
중소기업기술정보진흥원
굿인텔리전스
이주영
4명
2026.01.01 ~ 2026.12.31
2025.07.01 ~ 2026.12.31
1.3억원
1.8억원
개발연구
중소기업
서울특별시 강남구
전기/전자 > 반도체 소자·회로 > 설계 Tool
반도체 칩은 수백만개의 표준셀과 수백개의 마크로로 이루여져 있음. 표준셀은 크기가 작으며 간단한 기능을 하는 셀인 반면 마크로는 크기가 크고 복잡한 기능을 가진 모듈화된 셀임. 반도체 칩의 물리적 설계는 셀들을 배치하고 배선하는 작업이며, 마크로 배치, 표준셀 배치, 배선, 성능검사의 순으로 이루어져 있음. 마크로 배치는 처음에 경험많은 엔지니어가 수동으로...
3. 연구개발내용당사는 전체 도선 길이와 혼잡도를 동시에 최적화 할 수 있는 인공지능 조합최적화 솔루션을 선행 개발하였음. 현재 성능은 종합적인면에서 엔지니어와 비등지만, critical path의 길이가 최적화 되지 않아 타이밍 최적화가 안되는 문제점을 갖고 있음 이를 해결하기 위해 본과제에서는 타이밍 최적화가 가능한 인공지능 마크로 배치 알고리즘 개발을...
3. 연구개발내용당사는 전체 도선 길이와 혼잡도를 동시에 최적화 할 수 있는 인공지능 조합최적화 솔루션을 선행 개발하였음. 현재 성능은 종합적인면에서 엔지니어와 비등지만, critical path의 길이가 최적화 되지 않아 타이밍 최적화가 안되는 문제점을 갖고 있음 이를 해결하기 위해 본과제에서는 타이밍 최적화가 가능한 인공지능 마크로 배치 알고리즘 개발을...