Development of on-chip cache memory for ultra-low power/high-density AI SoCs
창업성장기술개발(R&D) · 창업성장기술개발사업(TIPS)
2026년
2420033272
중소벤처기업부
중소기업기술정보진흥원
주식회사 터넬
김경록
6명
2026.07.01 ~ 2026.12.31
2026.07.01 ~ 2029.06.30
2.0억원
2.7억원
개발연구
중소기업
울산광역시 울주군
전기/전자 > 반도체 소자·회로 > SoC
목표: 초저전력/고집적 AI SoC용 on-chip cache memory 개발양자 터널링 전류를 활용한 3진법 기반 새로운 T-SRAM IP 개발 및 시제품 제작을 통해, AI 연산의 on-chip memory bottleneck인 전력문제와 용량문제를 모두 해결하고, AI SoC용 팹리스 고객사 대응 embedded SRAM IP 시장에 진입하고자 함.
양자 터널링 전류를 활용한 3진법 기반 저전력/고집적 AI SoC용 on-chip cache memory 개발을 위해 아래와 같이 4단계 연구개발을 설정함.1) 선행연구(TIPS일반) 기술 제품화(IP) 구축: Planar (2D) 기반 28-nm T-cache memory IP 구축: Wafer-level 제품검증을 위한 Prime yield 확보: 신뢰...
1) 핵심기술 활용에 따른 가치 창출 잠재력 - T-SRAM이 적용되어 구현되는 Memory cell에서 핵심 모듈은 latch라는 구조임. 이 latch 구조는 T-SRAM 뿐만 아니라, CAM(Content Addressible Memory)와 CIM(Compute In Memory)라는 형태의 메모리 제품에도 적용됨. CAM은 Level 3 switc...