Development of Machine Learning-Based Design Optimization, High-Density Routing Process, and Signal Integrity Verification Solutions for Industry-Driven Chiplet Packaging
반도체첨단패키징선도기술개발사업(R&D) · 기술선도형첨단패키징기술개발
2026년
2410016446
산업통상부
한국산업기술기획평가원
휴윈
조재용
12명
2026.01.01 ~ 2026.12.31
2025.04.01 ~ 2028.12.31
15억원
18.7억원
개발연구
중소기업
경기도 성남시
정보/통신 > 소프트웨어 > S/W 솔루션
... 포함하는 양면 배선 공정 기술 개발 o 미세 배선 신호 품질 성능 검증 o 고속 패키지 설계를 위한 채널 라우팅 알고리즘 및 신호 무결성 최적화 기법 조사 o 신호 무결성 평가를 위한 데이터 생성 및 모델 학습/추론을 위한 설계 환경 구축 o 구축된 설계 환경 기반 채널 라우팅 알고리즘 및 최적화 기법 개발[2차년도 목표] o UCIe 채널의 Signal integrity 핵심 ...
... Eye-diagram, PAM-N 측정, forwarded clock phase 구조에 대한 Eye-diagram : UCIe Tx/Rx custom EQ, DFE 기능 : UCIe 채널 설계 데이터로부터 EM model 생성, EM 분석 자동화 및 리포트 자동화 : UCIe 채널 Power net 분석 및 결과 차트 생성 기능 - ML 기반 신호 무결성 설계 기술 : 신호 무결성 ...
... 반도체 설계의 기반 기술로 활용 - ML 기반 고속 패키지 설계 최적화 플랫폼으로 활용 - 차세대 반도체 패키징 분야 적용 : 고성능 컴퓨팅, AI, 5G/6G 모바일, 자율주행차, 빅데이터 등 차세대 산업 분야에 활용 - 2.5D/3D 칩렛 패키징 기술의 핵심 인터포저 기판 역할 수행 o 연구개발성과 기대효과 - 칩렛 기반 설계 DSP 업체(국내 수요 기업 - 에이직랜드, ...